首页 热点专区 义务教育 高等教育 出国留学 考研考公

verilog中做乘法运算,直接用乘号“*”实现,和用乘法器(模块)有什么区别,区别大吗?

发布网友

我来回答

2个回答

热心网友

当然有区别了,你用IP核里面所有的选项你难道用一个*号就能全部表示?
还有verilog写的是电路,一个*号应该是用LUT搭出来的复杂组合逻辑,你用IP核是可以用DSP48专用数*算单元去做的,或者用流水线LUT也行,只不过运算延迟大一些。总之,差距很大。

热心网友

直接用乘号,综合后也是用的乘法器,两个是一样的结果

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com